Dòng Vi Xử Lý Zen 6 Của AMD Sẽ Được Đóng Gói Trên Cả Hai Nút N2 Và N3 Của TSMC
Dòng CPU Zen 6 sắp ra mắt của AMD sẽ tận dụng sự kết hợp giữa các nút quy trình N3 và N2 của TSMC, theo các slide được chia sẻ với các kỹ sư tại ba nhà cung cấp bo mạch chủ hàng đầu. Các tài liệu này phác thảo năm dòng chip silicon riêng biệt, dự kiến ra mắt vào cuối năm 2026 trên máy chủ, máy tính để bàn và máy tính xách tay. Về mặt máy chủ, dòng sản phẩm EPYC “Venice” được chia thành Venice cổ điển dành cho triển khai mục đích chung và Venice dày đặc dành cho tủ rack đám mây mật độ cao. Cả hai biến thể đều sử dụng quy trình N2P được tùy chỉnh của TSMC, mang lại tốc độ xung nhịp tăng 8-10% so với N3E hiện nay. Đồng thời, mỗi đế chip cổ điển có thể chứa 12 lõi Zen 6, và mỗi đế dày đặc chứa 32 lõi Zen 6c, cho phép tối đa 256 lõi, 512 luồng đóng gói dày đặc khi tám đế chip được kết nối với nhau thông qua bộ xen kẽ hữu cơ hiện có.
Đối với các hệ thống máy khách, AMD đã áp dụng các tên mã gợi ý về cấu hình sử dụng dự kiến của chúng. “Olympic Ridge” sẽ dẫn dắt dòng máy tính để bàn Ryzen 10000 trên node N2P, trong khi “Gator Range” nhắm đến các máy tính xách tay chơi game có công suất trên 55 W. Phân khúc máy tính mỏng nhẹ phổ thông sẽ được phục vụ bởi “Medusa Point”, với thiết kế lai ghép một khối tính toán N2P với một khối I/O N3P, trong khi các mẫu máy tính giá rẻ sẽ lựa chọn đế N3P nguyên khối tiết kiệm chi phí. Một dòng “Medusa Halo” chi tiết hơn và dòng “Bumblebee” hướng đến phân khúc giá rẻ cũng nằm trong lộ trình, mặc dù quy trình phân bổ của chúng vẫn đang được xem xét. Việc AMD và TSMC đồng tối ưu hóa chặt chẽ các lớp kim loại và thư viện đồng nghĩa với việc silicon cuối cùng sẽ giống với một ngăn xếp “N2-AMD” hơn là một node N2P tiêu chuẩn. Silicon đầu tiên dự kiến sẽ được đưa về từ nhà máy trước Giáng sinh, với việc tăng tốc sản lượng được lên lịch cho chu kỳ máy tính xách tay trở lại trường học năm 2026 và một đợt làm mới máy chủ tiếp theo.
