Bài thuyết trình của Intel tại Hội nghị chuyên đề VLSI ở Nhật Bản đã cung cấp cái nhìn chi tiết về quy trình Intel 18A sắp tới, dự kiến sẽ đi vào sản xuất hàng loạt vào nửa cuối năm 2025. Nút này kết hợp các bóng bán dẫn Gate-All-Around với mạng cung cấp điện mặt sau PowerVia, tạo ra một kiến trúc ngăn xếp kim loại hoàn toàn mới. Bằng cách định tuyến điện qua mặt sau của khuôn, Intel đã có thể thắt chặt các bước kết nối trên các lớp quan trọng trong khi nới lỏng khoảng cách trên lớp trên cùng, cải thiện năng suất và đơn giản hóa quá trình chế tạo. Trong các thử nghiệm về công suất, hiệu suất và diện tích được chuẩn hóa trên một khối lõi Arm, Intel 18A đã chứng minh hiệu suất cao hơn khoảng 15% ở cùng mức tiêu thụ điện năng so với Intel 3. Khi hoạt động ở mức 1,1 vôn, tốc độ xung nhịp tăng tới 25% mà không phải chịu thêm chi phí năng lượng và ở mức khoảng 0,75 vôn, hiệu suất có thể tăng 18% hoặc mức tiêu thụ điện năng có thể giảm gần 40%.
Bên trong, quy trình này có các tính năng giảm đáng kể chiều cao của cell: các cell được điều chỉnh hiệu suất có chiều cao 180 nanomet, trong khi các thiết kế mật độ cao có chiều cao 160 nanomet, cả hai đều nhỏ hơn so với các thiết kế trước đó. Các lớp kim loại mặt trước đã được giảm từ 12 đến 19 trên Intel 3 xuống còn 11 đến 16 trên Intel 18A, với ba lớp kim loại phía sau bổ sung được thêm vào để hỗ trợ PowerVia. Các bước trên các lớp M1 đến M10 đã được thắt chặt từ 60 nanomet xuống còn 32 nanomet trước khi nới lỏng trở lại ở các lớp trên cùng. Tiếp xúc EUV NA thấp được sử dụng trên các lớp M0 đến M4, cắt giảm 44% số lượng mặt nạ cần thiết và đơn giản hóa quy trình sản xuất. Intel có kế hoạch ra mắt 18A trong chiplet tính toán “Panther Lake” công suất thấp và dòng Clearwater Forest Xeon 7 chỉ có lõi hiệu quả. Phiên bản 17 lớp được tối ưu hóa về chi phí, tùy chọn 21 lớp cân bằng và cấu hình 22 lớp tập trung vào hiệu suất sẽ giải quyết các phân khúc thị trường khác nhau.
